SR触发器设计使用盖茨和应用程序

在本教程中，我们将讨论其中之一基本电路在数字电子学中被称为SR触发器。我们将看到一个使用NOR和NAND门的SR触发器的基本电路，它的工作，真值表，时钟SR触发器和一个简单的实时应用。

介绍

我们现在看到的电路，也就是多路复用器，解复用器，编码器，解码器，奇偶校验生成器和检查器等等被称为组合逻辑电路．在这些类型的电路中，输出只依赖于输入的当前状态，而不依赖于输入或输出的过去状态。

除了一个小的传播延迟，组合逻辑电路的输出立即改变时，有一个变化的输入。

还有另一类电路，其输出不仅取决于当前的输入，而且还取决于过去的输入/输出。这些类型的电路被称为顺序逻辑电路。我们如何获得“过去的输入/输出”数据?我们必须有某种“内存”来存储数据供以后使用。能够存储数据并充当“内存”单元的设备或电路被称为锁存器或触发器。

注意:术语“闩锁”和“触发器”将被当作同义词使用，尽管在技术上它们略有不同。简单地说，一个触发器是一个时钟控制的锁存器，也就是说，只有当有一个时钟信号(高电平或低电平，取决于设计)时，输出才会改变。

什么是人字拖?

触发器是一种基本的存储单元，它可以存储1位的数字信息。它是一个双稳态电子电路，即它有两个稳定状态:高或低。由于触发器是双稳态元素，它的输出保持在两种稳定状态中的任何一种，直到应用外部事件(称为触发器)。

因为它在输入应用后很长时间内保持输出(除非做了一些改变)，一个触发器可以被认为是存储一个二进制位的内存设备。

一个简单的触发器可以使用两个逆变器串联，反馈从第二逆变器的输出到第一逆变器的输入。下面的电路显示了使用逆变器的触发器。

让问₁是输入和Q_3.是输出。最初，假设反馈是断开的，Q₁通过将其连接到地而得到0(逻辑0,LOW，位0)。的问_3.也会是0。现在，如果反馈是连接的，输入Q₁从地面断开，Q_3.仍然是0。

类似地，如果我们对1 (Logic 1, HIGH, bit 1)重复同样的过程，输出Q，而不是ground_3.呆在1。

这是一个具有两个稳定状态的简单触发器，它保持在一个特定的状态，因此是一个内存，直到有一个外部事件(例如在这个例子中输入的变化)。

SR触发器概述

上面的基于逆变器的触发器只是为了理解工作，但它没有任何实际用途，因为没有应用任何输入的规定。这就是NOR和NAND门出现的原因。上述基于逆变器的触发器可以使用NOR门实现，如下所示。

现在忽略“R”和“S”值，让我们用更传统的形式重画上面的电路，然后重命名Q₂作为Q和Q_3.作为问．

从这里，触发器有两个输入:R和S和两个输出:Q和问从表示法可以清楚地看出，这些输出是相互补充的。让我们试着分析输入和相应输出的不同可能性。

这里需要注意的一点是，对于NOR门，逻辑“1”是主导输入，如果它的任何一个输入是逻辑“1”(HIGH)，那么输出就是逻辑“0”(LOW)，与其他输入无关。考虑到这一点，让我们分析一下上面的电路。

情形1:R = 0, S = 0

在第一种情况下，两个NOR门的输入都是逻辑0。由于两者都不是主导输入，它们对输出没有影响。因此，输出保持了它们以前的状态，即输出中没有变化。此条件称为“保持条件”或“不更改条件”。

情形2:R = 0, S = 1

在这种情况下，' S '输入为1，这意味着NOR Gate B的输出将变为0。结果，NOR Gate a的输入变为0，因此NOR Gate a的输出，因此Q的值为1 (HIGH)。当输入S处的' 1 '使输出切换到它的一种稳定状态并将其设置为' 1 '时，S输入被称为SET输入。

情形3:R = 1, S = 0

在这种情况下，“R”输入为1，这意味着NOR Gate A的输出将变为0，即Q为0 (LOW)。结果，NOR Gate B的输入都变为0，因此NOR Gate B的输出为1 (HIGH)。当输入R处的“1”使输出切换到它的一种稳定状态并将其重置为“0”时，R输入被称为RESET输入。

情形4:R = 1, S = 1

这个输入条件是禁止的，因为它强迫两个NOR Gates的输出变为0，这违反了互补输出。即使应用了这个输入条件，如果下一个输入变为R = 0和S = 0(保持条件)，那么它将导致NOR Gates之间的“竞争条件”，这将导致输出处的不稳定或不可预测的状态。

因此，不使用输入条件R = 1和S = 1。

因此，根据上述情况和不同的输入组合，SR触发器的真值表如下表所示。

SR触发器的逻辑符号如下所示:

SR触发器使用NAND门(技术上，RS触发器)

SR触发器也可以通过两个NAND门的交叉耦合来设计，但保持和禁止状态是反向的。它是一个有源低输入SR触发器，因此我们叫它RS触发器。采用与非门的SR触发器电路如下图所示

关于NAND门，重要的一点是它的主要输入是0，也就是说，如果它的任何一个输入是逻辑0，那么输出就是逻辑1，不管其他的输入是什么。只有当所有输入为1时，输出才为0。记住这一点，让我们看看基于NAND的工作RS触发器。

案例1:R= 1,年代= 1

当两个年代和R输入为HIGH，输出保持以前的状态，也就是说，它保存以前的数据。

案例2:R= 1,年代= 0

当R输入为HIGH和年代当输入为LOW时，触发器将处于SET状态。作为R为HIGH时，与非门B的输出，即问就低。这使得与非门A的输入变为LOW，因此与非门A的输出即Q变为HIGH。

案例3:R= 0和年代= 1

当R输入为LOW和年代输入为HIGH时，触发器将处于RESET状态。作为年代为高时，与非门A的输出即Q变为低。这使得与非门B的输入变为低，因此与非门A的输出，即问就高。

案例3:R= 0和年代= 0

当两个R和年代如果输入为LOW，触发器将处于未定义状态。因为低投入年代和R，违反了触发器的输出应该是互补的规则。因此，触发器处于未定义状态(或禁用状态)。

下面的真值表总结了上面所解释的SR触发器在NAND门的帮助下的工作原理。

的RS使用NAND门的触发器可以通过反转输入来转换为具有与常规SR触发器相同的真值表。我们可以不使用逆变器，而是使用具有公共输入的NAND门，如下图所示。

简单的SR触发器的问题是，它们对控制信号水平敏感(虽然没有在图中显示)，这使它们成为透明设备。为了避免这种情况，门控或时钟SR触发器被引入(每当使用术语SR触发器时，它通常指的是时钟SR触发器)。时钟信号使设备边缘敏感(因此没有透明度)。

时钟SR人字拖

两种类型的时钟SR触发器是可能的:基于NAND和基于NOR。使用与非门的时钟SR触发器电路如下图所示

该电路是在基于NAND的SR触发器上加上两个与非门而形成的。由于额外的与非门使输入反转，输入是活跃的。一个时钟脉冲作为两个额外的NAND门的输入。

因此，时钟脉冲的过渡是一个关键因素的功能，如果该装置。假设它是一个正边缘触发设备，这个触发器的真值表如下所示。

同样可以通过使用NOR门实现。使用NOR门的时钟SR触发器电路如下所示。

图中显示了一个RS触发器的结构(因为R与输出Q相关联)，SET和RESET的功能保持不变，即当S高时，Q被设置为1，当R高时，Q被重置为0。

应用程序

SR触发器是非常简单的电路，但由于其非法状态(S和R都是高的(S = R = 1)，所以在实际电路中没有广泛使用。但由于它们提供简单的开关功能(在Set和Reset之间)，所以在开关电路中使用。

一种这样的应用是开关消弹电路。在数字电路中，SR触发器用于消除开关的机械弹跳。

机械反弹

机械开关在按下或松开时，通常需要一些时间，并在稳定之前振动几次。这种非理想的开关行为称为开关弹跳或机械弹跳。这种机械反弹将倾向于在低电压和高电压之间波动，这可以由数字电路来解释。

这可能导致脉冲信号的变化，这些不需要的脉冲系列将导致数字系统的工作不正确。

例如，在信号的这个弹跳周期中，输出电压的波动非常大，因此寄存器计数多个输入而不是单个输入。为了消除数字电路的这种行为，我们使用开关去噪电路，在这种情况下，使用SR触发器。

SR触发器如何消除机械弹跳?

基于目前的状态输出,如果设置或重置按钮抑郁然后输出的方式将会改变数量超过一个信号输入例如,电路可能会收到一些不必要的脉冲信号,从而因为机械跳跃动作的机器,没有改变在输出Q。

当按下按钮时，触点会影响触发器的输入，并且在当前状态下会发生变化，任何其他机械开关弹跳都不会对电路/机器产生进一步的影响。如果有任何额外的输入从开关，将没有变化和SR触发器将重置一段时间后。

因此，相同的开关将只在一个SR触发器执行一个状态变化后使用，即，只有在接收到单个时钟脉冲信号之后。

开关消弹电路电路如下图所示。

开关的输入连接到地(逻辑0)。每个输入都有两个上拉电阻。当开关在触点之间时，它们确保触发器输入S和R始终为1。
另一种电路可以用NOR SR触发器构造。

交换机的输入连接到逻辑1。有两个下拉电阻连接到每个输入端。当开关位于触点a和b之间时，它们确保触发器输入S和R总是0。

常用的消除机械开关弹跳的芯片有MAX6816单输入、MAX6817双输入、MAX6818八进制输入开关弹跳抑制芯片。这些集成电路包含了SR触发器的必要配置。

结论

一个完整的初学者教程的基本记忆电路被称为SR闩锁或SR触发器。您了解了什么是SR触发器，它的工作原理，它使用NOR和NAND门实现，时钟SR触发器以及SR触发器的一个重要应用。