在本教程中，我们将学习两种重要的组合逻辑电路，即半加法器电路和全加法器电路。它们是二进制算术电路(执行加法、减法、乘法和除法的电路)的基本构建模块。让我们关注使用半加法器和全加法器电路的二进制加法，它们的布尔表达式，以及使用不同逻辑门的硬件设计。
大纲
简介
加法电路是一种数字电路，用于进行数字的加法运算。加器是CPU内部算术逻辑单元(ALU)的关键部件。加法可以用于大多数的数字表示，如二进制编码的十进制(BDC)，超额- 3，灰码，二进制等。
其中，二进制加法是大多数加法器最常执行的任务。除了加法，加法还用于某些数字应用，如表索引计算，地址解码等。
二进制加法与十进制加法类似。将一个数的第一位相加，如果数超过二进制数2，则将“1”进位到下一行。一些基本的二进制加法如下所示。
执行简单二进制加法的加法器必须有两个输入(加数和加数)和两个输出(和和进位)。执行上述任务的设备称为半加法器。全加法器是另一种可以对三个数字相加的电路(两个位来自数字，一个进位来自前一个和)。
一半加法器电路
半加法器是一种组合电路，它对两个单位二进制数进行简单的加法运算，得到一个2位数。结果的LSB是Sum(通常用Sum或S表示)0或∑0)和MSB是进位(通常表示为C出）.
半加法器的框图如下所示。
这里，' A '和' B '表示输入的两个必须相加的位，输出的是' Sum '和' Carry '。
半加德真值表
假设A和B是要加的两个比特，那么以A、B为输入，Sum、Carry为输出的半加法器真值表可以列成如下表。
| 输入 | 输出 | ||
| 一个 | B | 总和 | 携带 |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
如果观察真值表，上面执行的二进制加法的输出和类似于Ex-OR操作，而进位输出类似于AND操作。同样可以通过卡诺地图的帮助来验证。
Sum输出的真值表和k映射表示如下所示。
| 一个 | B | 总和 |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
我们可以推导出Sum的布尔表达式如下:
和=一个B+一个B
和= A⊕B
因此，求和的逻辑图如下所示。
carry的真值表和K图简化如下所示。
| 一个 | B | 携带 |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
我们可以推导进位的布尔表达式如下:
进位= A
进位的逻辑图如下所示。
如果A和B为半加法器的二进制输入，则计算和S的逻辑函数为A和B的Ex - OR，计算进位C的逻辑函数为A和B的and，结合这两者，实现半加法器组合电路的逻辑电路如下图所示。
正如我们所知，NAND和NOR被称为通用门，因为任何逻辑系统都可以使用这两个实现。半加法器电路也可以用它们来实现。我们知道半加法器电路有一个前或门和一个与门。
半Adder使用NAND门
为了设计一个半加法器，需要五个NAND门。采用NAND门实现半加法器的电路如下图所示。
还要了解一下如何建立或，和，非门使用NAND门
半Adder使用NOR Gates
为了设计一个半加法器，需要五个NOR门。利用NOR门实现半加法器的电路如下图所示
半加法器的局限性
这些简单的二进制加子被称为半加子的原因是它们没有余地从前一个位添加进位。这是半加法器在用作二进制加法器时的主要限制，特别是在涉及多个位相加的实时场景中。为了克服这一限制，开发了完整的加德器。
全加器电路
全加法器是一种组合逻辑电路，它对两位数进行二进制加法运算。与半加法器相比，全加法器是复杂且难以实现的。
全加法器是一种用于计算三个二进制位和的数字电路，这是它与半加法器的主要区别。这三位中的两位和之前一样，分别是增数位A和加数位B。额外的第三位是前一阶段的进位，称为进位，通常用C表示在．它计算包括进位在内的三个比特的和。输出进位称为carry - out，用C表示出．
包含a, B和C的全加法器框图在作为输入和S C出如下所示的输出
完整的Adder真理表
完整加法器的真值表如下所示。
| 输入 | 输出 | |||
| 一个 | B | C在 | 总和 | C出 |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
基于真值表，给出了Sum (S)和Carry-out (C出)可使用K-Map导出。
全加法器求和输出(S)的k映射如下:
利用真值表和上面的K-Map，完全加法器的Sum (S)输出的布尔表达式可导出为:
S =一个BC在+一个BC在+一个BC在+ a b c在
从上面的布尔表达式，我们可以说，一个全加法器的和输出可以使用四个3-输入与门，三个非门和一个4-输入或门来实现。下图显示了全加法器输出求和(S)的逻辑图。
进位输出的k图(C出)的完整加法器，如下所示:
C的简化布尔方程出是:
C出= a b + a c在+ B C在
从上面的布尔表达式，我们可以说，一个全加法器的进位输出可以使用三个2-输入与门和一个3-输入或门来实现。下图显示了Carry输出(C出)的一个Full Adder。
用半加法器实现全加法器
将两个半加法器逻辑地连接起来，就可以形成一个全加法器。下面是一个框图，展示了使用两个半加法器实现一个全加法器。
我们知道S和C的方程出由早期计算得到的全加法器的:
S =一个BC在+一个BC在+一个BC在+ a b c在
C出= a b + a c在+ B C在
我们可以将求和的方程改写为:
S =一个BC在+一个BC在+一个BC在+ a b c在
= C在（一个Bb) +C在（一个B +一个B）
= C在(A ex or B) +C在(ex或B)
= C在(一个⊕B) +C在(⊕B)
因此，S = C在(a⊕b)
类似地，我们可以重写C出如下:
C出= a b + a c在+ B C在
= a b + a c在+ B C在(+一个）
= a b + a c在+ a b c在+一个B C在
= a b (1 + c)在) + C在+一个B C在
= a b + a c在+一个B C在
= a b + a c在(B +B) +一个B C在
= a b + a b在+一个BC在+一个B C在
= a b (1 + c)在) + C在(一个B+一个B)
= a b + c在(一个B+一个B)
= a b + c在(ex或B)
因此,C出= a b + c在(⊕B)
基于以上两个方程，全加法器电路可以用两个半加法器和一个或门实现。用两个半加法器实现全加法器如下所示。
全加法器使用NAND门
如前所述，NAND门是通用门的一种，可用于实现任何逻辑设计。只使用NAND门的全加法器电路如下所示。
全加法器是一个简单的1位加法器。如果我们想要执行n位加法，那么我们需要' n '个1位全加器，应该以级联连接的形式使用。
结论
半加法器和全加法器电路的完整教程。学习了如何实现半加法器电路，它的布尔方程，逻辑电路，以及使用NAND和NOR门设计的半加法器，全加法器电路，它的布尔表达式，逻辑电路，以及使用半加法器实现的全加法器。
12的反应
让人印象深刻。我把这个页面的链接到我的加法器视频的描述部分。
解释得很好!一个必须阅读。这一节值得一读!
谢谢! !
好解释。
你能检查一下Full Adder的Sum out (S)的表达式吗?谢谢!
S = A̅B̅Cin + A̅BC̅in + ABCin方程不正确，
S=S = A̅B̅Cin +A̅BC̅in + ABCin +AB̅C̅in是正确的，只有这样，我们才会得到
S= Cin (A̅B̅+ AB) + C̅in (A̅B + AB̅)
我们用01 11 10在其他方法中我们用A杠B B杠A和AB杠所以它很容易定义和理解
是的。求和不正确
谢谢你，它帮我完成了作业。
请用nand gate ....给我2的恭维图为项目
它对我的学习有很大的帮助
谢谢
好了!它对我有帮助.....
谢谢你很多。你在这一页上的解释使我完全理解了。
好吗?解释
但清楚地推导出完整的加法器表达式